(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出屬公開番号

特開平11-298550

(43)公開日 平成11年(1999)10月29日


(51) Int.Cl. ⁶		戲別記号	F I
H04L	29/06		H04L 13/00 305C
	12/437		H 0 4 M 3/00 · D
	29/14		H 0 4 L 11/00 3 3 1
H 0 4 M	3/00		13/00 3 1 1
		·	審査請求 未請求 請求項の数6 OL (全 6 頁
(21)出願番号		特顯平10-97409	(71)出國人 000003078
			株式会社東芝
(22)出顧日		平成10年(1998) 4月9日	神奈川県川崎市幸区堀川町72番地
			(71)出願人 000221328
			東芝通信システムエンジニアリング株式会
			社
			東京都日野市旭が丘3丁目1番地の1
			(72)発明者 宮下 貴志
			東京都日野市旭が丘3丁目1番地の1 月
			芝通信システムエンジニアリング株式会社
			内
			(74)代理人 弁理士 鈴江 武彦 (外6名)
			最終質に続く

(54) 【発明の名称】 通信システム及び通信装置

(57)【要約】

【課題】 運用を停止することなく、かつ安全にプログラムをバージョンアップし、オンラインでプログラムを更新できるようにする。

【解決手段】 通信装置のMPUにおいて、フラッシュメモリ35に運用プログラムを格納しておく。装置立ち上げ時には、ROM33に格納されたロードプログラムによりDRAM34にフラッシュメモリ35から運用プログラムをダウンロードした後、処理をDRAM34内のプログラムに移す。更新時には、DRAM34からすROM33に処理を移し、ROM33に格納されたロードプログラムにより更新プログラムをDRAM34上にダウンロードした後、処理をDRAM34上にダウンロードした後、処理をDRAM34上にずウンロードした後、処理をDRAM34上のプログラムをフラッシュメモリ35に書き込む。一定時間内に不具合が起こると、自らリスタートルーチンに処理を移し、装置の立ち上げからスタートする。



10

【特許請求の範囲】

【請求項1】網管理装置と、複数の通信装置と、前記複 数の通信装置を相互に接続する第1の通信回線と、前記 複数の通信装置の少なくともいずれか一つと前記網管理 装置とを接続する第2の通信回線とで構成される通信シ ステムにおいて、

前記網管理装置は、前記複数の通信装置それぞれに搭載 されるプログラムを把握し、前記第2の通信回線に接続 される通信回線を通じて必要に応じて任意の通信装置を 指定し更新プログラムを送出するプログラム送出手段を

前記通信装置は、前記通信回線と接続される回線インタ ーフェース手段と、前記回線インターフェース手段を含 む複数の被制御回路をプログラム制御する複数の制御手 段と、外部記憶装置と、少なくとも前記複数の制御手段 及び外部記憶装置を相互に繋ぐ伝送手段とを備え、

前記通信装置の複数の制御手段は、それぞれ内部処理を 制御するプロセッサと、このプロセッサにより管理され る読み出し専用メモリ、書き換え可能な不揮発メモリ及 び揮発メモリを備え、前記不揮発メモリには被制御回路 の運用プログラムが格納され、前記読み出し専用メモリ には前記プロセッサからの指令を受けて前記不揮発メモ リから前記揮発メモリへ運用プログラムをロードするプ ログラム、及び網管理装置から送られてくる更新プログ ラムを前記揮発メモリヘロードするプログラムが格納さ n.

前記プロセッサは前記揮発メモリへのプログラムロード 完了後、揮発メモリにロードされたプログラムに処理を 移行させ、更新プログラムを新たに格納した場合は、-定時間運用した後、不具合発生の有無を判断し、不具合 30 がなかった場合には前記揮発メモリに格納された更新プ ログラムを前記不揮発メモリに書き込み、不具合が発生 した場合には前記不揮発メモリから運用プログラムをリ。 ロードすることを特徴とする通信システム。

【請求項2】さらに、前記複数の制御手段には、それぞ れ前記不揮発メモリに書き込まれた更新プログラムを前 記外部記憶装置にバックアップする手段を備えることを 特徴とする請求項1記載の通信システム。

【請求項3】前記不揮発メモリにはフラッシュメモリを 用いることを特徴とする請求項1記載の通信システム。 【請求項4】通信回線と接続される回線インターフェー ス手段と、前記回線インターフェース手段を含む複数の 被制御回路をプログラム制御する複数の制御手段と、外 部記憶装置と、少なくとも前記複数の制御手段及び外部 記憶装置を相互に繋ぐ伝送手段とを備え、

前記複数の制御手段は、それぞれ内部処理を制御するプ ロセッサと、このプロセッサにより管理される読み出し 専用メモリ、書き換え可能な不揮発メモリ及び揮発メモ リを備え、前記不揮発メモリには被制御回路の運用プロ グラムが格納され、前記読み出し専用メモリには前記プ 50 入れ替えたり、自動的に更新前のプログラムに戻ずこと

2

ロセッサからの指令を受けて前記不揮発メモリから前記 揮発メモリへ運用プログラムをロードするプログラム、 及び前記通信回線を通じて送られてくる更新プログラム を前記揮発メモリヘロードするプログラムが格納され、 前記プロセッサは前記揮発メモリへのプログラムロード 完了後、揮発メモリにロードされたプログラムに処理を 移行させ、更新プログラムを新たに格納した場合は、一 定時間運用した後、不具合発生の有無を判断し、不具合 がなかった場合には前記揮発メモリに格納された更新プ ログラムを前記不揮発メモリに書き込み、不具合が発生 した場合には前記不揮発メモリから運用プログラムをリ ロードすることを特徴とする通信装置。

【請求項5】さらに、前記複数の制御手段には、それぞ れ前記不揮発メモリに書き込まれた更新プログラムを前 記外部記憶装置にバックアップする手段を備えることを 特徴とする請求項4記載の通信装置。

【請求項6】前記不揮発メモリにはフラッシュメモリを 用いることを特徴とする請求項4記載の通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、1台以上の通信装 置を1台以上の網管理装置により管理する通信システム 及びこのシステムに使用される通信装置に係り、特に通 信装置内のソフトウェアプログラム(以下、プログラム と称する)のバージョンアップを可能とし、そのプログ ラムをオンラインで更新する技術に関する。

[0002]

【従来の技術】従来より、この種の通信システムにあっ ては、通信プロトコル等の制御を行うプログラムを格納 するメモリ装置が各通信装置に組み込まれている。この メモリ装置には不揮発メモリが使用されている。しかし ながら、不揮発メモリでは、運用を停止することなくプ ログラムを入れ替えることが不可能であり、プログラム のバージョンアップは通信装置それぞれが独自に行わな ければならない。また、各通信装置に対し、遠隔地(網 管理装置) からオンラインでプログラムを一括して入れ 替えることも不可能である。

【0003】このような問題を解決する手段として、従 来では通信装置それぞれに外部記憶装置を付加するよう にしている。しかしながら、このような手段では、ソフ トウェアを入れ替えた後、古いソフトウェアが消えてし まう。新しいソフトウェアは実機での実績がなく、シス テムの安定性を保証することができない。このため、も し新しいソフトウェアにバグ等があって不具合が生じた 場合、前のソフトウェアに戻せなくなってしまう。

【発明が解決しようとする課題】上記のように、従来の 通信システムでは、プログラムが不揮発メモリに格納さ れているために、運用を停止することなくプログラムを



10

が不可能であった。

【0005】そこで、本発明は、上記の問題を解決し、 運用を停止することなく、かつ安全にプログラムをバー ジョンアップをすることができ、さらには各通信装置を 網管理装置からオンラインでプログラムの更新が可能な 通信システムを提供することを目的とする。

[0006]

【課題を解決するための手段】上記の目的を達成するた めに本発明は、網管理装置と、複数の通信装置と、前記 複数の通信装置を相互に接続する第1の通信回線と、前 記複数の通信装置の少なくともいずれか一つと前記網管 理装置とを接続する第2の通信回線とで構成される通信 システムにおいて、前記網管理装置には、前記複数の通 信装置それぞれに搭載されるプログラムを把握し、前記 第2の通信回線に接続される通信回線を通じて必要に応 じて任意の通信装置を指定し更新プログラムを送出する プログラム送出手段を設け、この通信システムに使用さ れる通信装置には、前記通信回線と接続される回線イン ターフェース手段と、前記回線インターフェース手段を 含む複数の被制御回路をプログラム制御する複数の制御 手段と、外部記憶装置と、少なくとも前記複数の制御手 段及び外部記憶装置を相互に繋ぐ伝送手段とを設け、前 記通信装置の複数の制御手段には、それぞれ内部処理を 制御するプロセッサと、このプロセッサにより管理され る読み出し専用メモリ、書き換え可能な不揮発メモリ及 び揮発メモリを設け、前記不揮発メモリには被制御回路 の運用プログラムが格納され、前記読み出し専用メモリ には前記プロセッサからの指令を受けて前記不揮発メモ リから前記揮発メモリへ運用プログラムをロードするプ ログラム、及び網管理装置から送られてくる更新プログ ラムを前記揮発メモリヘロードするプログラムが格納さ れ、前記プロセッサには前記揮発メモリへのプログラム ロード完了後、揮発メモリにロードされたプログラムに 処理を移行させ、更新プログラムを新たに格納した場合 は、一定時間運用した後、不具合発生の有無を判断し、 不具合がなかった場合には前記揮発メモリに格納された 更新プログラムを前記不揮発メモリに書き込み、不具合 が発生した場合には前記不揮発メモリから運用プログラ ムをリロードする機能を持たせて構成される。

【0007】すなわち、本発明では、不揮発メモリに被制御回路の運用プログラムを格納しておき、読み出し専用メモリに不揮発メモリから運用プログラムをロードするプログラムを格納しておく。揮発メモリには、装置立ち上げ時に不揮発メモリから運用プログラムをダウンロードし、ダウンロード終了後、処理を不揮発メモリ内のプログラムから揮発メモリ内のプログラムに移す。プログラムの更新時には、揮発メモリから不揮発メモリに処理を移し、網管理装置より新しいプログラムを揮発メモリ上にダウンロードする。ダウンロード終了後、処理を揮発メモリに戻す。

1

【0008】一定時間以上の動作を確認した後、揮発メモリ上のプログラムを不揮発メモリに書き込む。一定の時間待つことにより、プログラムの信頼性を確認し、安全にプログラムの信頼性を確認し、安全にプログラムを更新することを可能となる。一定時間内にプログラムの不具合により装置がダウンするようなことが起こると、自らリスタートルーチンに処理を移し、装置の立ち上げからスタートする。これにより、再度不揮発メモリより揮発メモリへのダウンロードが開始されるため、網管理装置からダウンロードする前のプログラムで動作を続けることが可能となる。

[0009]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明に係る通信システムの全体構成を示すもので、ここでは1個の網管理装置Aがリング状に光接続された4個の光通信装置B0~B3を管理するものとし、光通信回線B0が代表してLAN回線を通じて網管理装置Aと接続されている。光通信装置B0~B3はそれぞれ隣りの光通信装置と相互に光通信可能となっているが、その光通信経路はサービス系とプロテクション系を備えており、それぞれの系は互いに逆方向に情報を伝送する現用回線と予備回線を備えている。

【0010】図2は光通信装置B0~B3の内部構成を示すもので、11はメインCPU、12はサブCPUであり、これらはバス13に接続されている。また、このバス13にはそれぞれMPU14~18を介してADM(アド・ドロップ・モジュール)20、I/F(入出力インターフェース)21~24に接続されている。

) 【0011】ここで、I/F21は現用回線からの情報を取り込んでADM20に入力し、I/F22はAMD20から出力される情報を取り込んで現用回線に送出する。また、I/F23は予備回線からの情報を取り込んでADM20に入力し、I/F24はAMD20から出力される情報を取り込んで予備回線に送出する。

【0012】上記ADM20及びI/F21~24は、それぞれ対応的に設けられた(同一基板上に形成してもよい)MPU14~18によって管理される。これらのMPU14~18は光通信装置の中枢を司るメインCPU11またはサブCPU12によって管理される。

【0013】また、光通信装置B0のみは、上記バス13にMPU19を介して網管理装置AからLAN回線を通じて情報を取り込むためのI/F25が接続されている。図3は上記光通信装置に用いられる各MPU14~19の具体的な構成を示すもので、内部バス31にCPU32、ROM33、DRAM(揮発メモリ)34、フラッシュメモリ(不揮発メモリ)35、入出力インターフェース(I/O)36が接続されており、内部バス31の一端がバス13に接続され、他端がADM20等の物制御回路に接続されている。さらに、内部バス31に

は外部記憶装置37が接続されている。

【0014】この際、ROM33にはフラッシュメモリ 35及び網管理装置Aからプログラムをダウンロードす るプログラムのみを格納しておき、フラッシュメモリ3 5には(必要に応じて外部記憶装置37にも)そのダウ ンロードプログラム以外の機能を持つ運用プログラムを 書き込んでおく。

【0015】上記構成において、図4及び図5を参照し て、以下に各光通信装置におけるプログラムのバージョ ンアップ、並びに各光通信装置を網管理装置からオンラ インで運用プログラムの更新を行うための処理動作につ いて説明する。尚、図4は立ち上げシーケンスを示すフ ローチャート、図5はその状態遷移を示す状態遷移図で ある。

【0016】まず、電源が投入され、メインCPU11 からMPU14~19ヘダウンロード指示が与えられる と(ST1)、各MPU14~19はROM33に格納 されているダウンロードプログラムを実行し、DRAM 34にフラッシュメモリ35から運用プログラムをダウ ンロードして(ST2)、ダウンロード終了後、処理を DRAM34に移し(ST3)、運用を開始して(ST 4)、ダウンロード要求の有無を監視する(ST5)。 【0017】この状態で、網管理装置AよりLAN回 線、光通信経路を通じて自己宛にHALT(停止)メッ セージが送られてくると、メインCPU11から各MP U14~19にダウンロード要求が出される。各MPU 14~19はこのダウンロード要求に応じてROM33 内のダウンプログラムへ処理を移し(ST6)、ダウン ロードプログラムを実行して、網管理装置Aに運用プロ グラムの転送を要求し、転送されてきた運用プログラム 30 をDRAM34にダウンロードする(ST7)。続い て、DRAM34へ処理を移し(ST8)、ダウンロー ドされた運用プログラムをテスト的に実行する(ST 9).

【0018】一定時間動作させ、不具合発生の有無を監 視して、運用プログラムの正常な動作、及び安定性を確 認する(ST10)。この確認で結果が良好であれば、 網管理装置Aに対してその旨通知する(ST11)。網 管理装置Aは指定した光通信装置からのテスト完了通知 を受けると、ダウンロード対象の光通信装置に対してバ 40 ックアップメッセージを送信する。当該光通信装置にお ける各MPU14~19は、そのバックアップメッセー ジからバックアップ要求の有無を判別する(ST1 2)。ここでバックアップ要求がなかった場合は、ステ ップST9のテストモードに戻って運用を続け、バック アップ要求があった場合には、DRAM34上の運用プ ログラムを内部バスを経由してフラッシュメモリ35に 書き込み(ST13)、ステップST4に戻って運用を

【0019】また、ステップST10において、一定時 50 11…メインCPU

間内に新しいプログラムの不具合により装置がダウンす るようなことが起こると、自らリスタートルーチンに処 理を移し、ロードプログラムをリスタートする。これに より、再度フラッシュメモリ35からDRAM34へ運 用プログラムのダウンロードが行われ、DRAM35へ 処理が移行される。これにより、ダウンロードする前の 運用プログラムで動作を続けることが可能となる。

【0020】尚、フラッシュメモリ35にダウンロード された運用プログラムは必要に応じて外部記憶装置37 にもバックアップしておくことが望ましい。以上のよう な構成によれば、運用を停止することがなく、かつ装置 に触れることなく網管理装置Aから遠隔操作によりプロ グラムを入れ替えることができ、プログラムの入れ替え 後、プログラムの影響によるシステムダウン等が発生し た場合、自動的に元のプログラムに戻して運用を続ける ことができる。

【0021】したがって、プログラムを更新する際、現 地による作業や運用の停止等を必要とせず、プログラム のバージョンアップに容易に対応することができる。

尚、上記の実施形態では、不揮発メモリとしてフラッシ ュメモリを用いているが、本発明はこれに限定されるも のではなく、例えばハードディスクのような記憶媒体で もよいことは勿論のことである。また、上記実施形態の ように冗長系を有する場合は、これを利用することで運 用を停止することなくプログラムの更新が可能となる。 【0022】また、網管理装置は、1台だけでなく、複 数台であっても同様に実施可能である。さらに、外部記 憶装置は、MPU毎に個別に設ける必要はなく、バス1 3上に接続して共有するようにしてもよい。

[0023]

【発明の効果】以上のように本発明によれば、運用を停 止することなく、かつ安全にプログラムをバージョンア ップをすることができ、さらには各通信装置を網管理装 置からオンラインでプログラムの更新が可能な通信シス テムを提供することができる。

【図面の簡単な説明】

【図1】 本発明の一実施形態に係る通信システムの全 体構成を示すブロック図。

図1の光通信装置の内部構成を示すブロック 【図2】 図。

【図3】 図2のMPU内の具体的な構成を示すブロッ ク図。

【図4】 図2のMPUにおける立ち上げシーケンスを 示すフローチャート。

【図5】 図4の立ち上げシーケンスにおけるMPUの 状態遷移を示す図。

【符号の説明】

A···網管理装置

B0~B3…光通信装置

7

12...サブCPU

13…バス

14~19...MPU

 $20 \cdots ADM$

21~25···I/F

31…内部バス

32...CPU

33...ROM

34…DRAM (揮発メモリ)


35…フラッシュメモリ(不揮発メモリ)

8


36…入出力インターフェース


37…外部記憶装置


【図1】




【図2】







【図5】



フロントページの続き

(72)発明者 小橋 一弘

東京都日野市旭が丘3丁目1番地の1 株式会社東芝日野工場内